自定义逻辑

用于项目和文件管理的功能：
• 新建项目 - > 启动新项目。

• 打开项目 - > 打开现有项目。

• Save Project -> 将项目保存在现有项目文件中。

• Save Project As -> 将项目保存在新的项目文件中。

• 打印 -> 打印包含项目的所有信息和材料的文档。

• 物料清单 - > 按硬件、软件和脱扣单元类型分类的材料清单，这些材料是保证 器件上逻辑正常运行所必需的。

• 系统信息 - > 显示项目中存在的设备的所有逻辑下载和上传的历史记录。

• 打开模板 - >打开可直接上传到设备的预配置逻辑项目列表。 （即将推出）

Project canvas - > 用于以图形方式表示自定义逻辑项目。可以绘制被控对象的单线图或示意图，这有助于更好地了解整个系统。在项目画布上有几个选项可供编辑：

• Wire -> 在对象之间绘制线条和连接。

• Busbar -> 在对象之间绘制较粗的线条和连接。 

• 添加图像 - > 插入外部图像。

• 添加便笺 - > 插入便笺。

• 放大、 缩小 和 适应项目 -> 在项目画布上调整元素的图形视图。

注意：在 canvas 上设计的工程只是一个图形表示，它没有定义逻辑的任何行为。

逻辑设计功能：

• Go Back -> 返回主页。

• 从设备下载 -> 读取已连接设备上的逻辑，供用户查看和编辑。

• 上传到设备 - > 将设计的逻辑传输到连接的设备。

• Check Logic -> 根据使用的语法和设备的内存约束对设计的逻辑执行一系列检查。

逻辑设计视图：

• Edit View - > 显示用于设计逻辑的主编程画布。

• 高级视图 - > 显示设计的整个逻辑，强调逻辑块之间的互连。

• 设置 - > 显示在当前逻辑中编程的可编程状态、物理输出和监控延迟的列表。

逻辑组件：

• Inputs -> 可用作 logic block 的输入信号状态的变量列表。

• 运算符 -> 包含应用于一个或多个输入的计算函数的模块列表，目的是提供输出信号。

• 输出 -> 输出信号列表，分为 “Ekip Signalling” 数字输出、通用 “PLC Out”  输出和内部 “Temporary” 输出。 

拖放或双击组件以将其插入到编程画布中。

Programming canvas - 用于为所选设备设计逻辑>。设计的主要原则是“规则”，代表小逻辑块，它们的组合创建了要在设备中传输的逻辑。在画布的顶部，有各种功能：

• 添加规则 - > 在逻辑中插入新规则。

• Remove Rule -> 删除选定规则。

• Move Rule Left， Move Rule Right -> 编辑规则在逻辑中的位置。

• 添加附注 - > 在规则中插入附注。

• 布局规则 -> 自动组织规则的布局，以优化画布中的空间。

• 放大、缩小和适应项目 ->  在编程画布上调整元素的图形视图。

• Start Debug -> 启动离线仿真，用于测试创建的逻辑，而无需将其传输到设备。用户可以单击输入以为其提供值并观察输出的行为方式。

 • Stop Debug -> 停止模拟。

 • 调试设置 - >用于设置模拟的时间步长和停止时间。